Zurück zur Startseite…
Diese Webseite wird nicht mehr gepflegt! ⇒ Nachfolgeseite
φ-mobil

DT2 - Digitaltechnik 2

Betreuer: Schwierz (vormittags)

  1. Gegeben sind 3 binäre Eingänge (20, 21 und 22), 2 Negatoren und zwei NAND-Gatter. Daraus ist durch geeignetes Verbinden ein 3bit-Decoder für die Zustände 1 und 5 zu erzeugen.
  2. Gegeben ist die Schaltung eines Impulsverkürzers (siehe Aufgabenblatt) und der Spannungsverlauf am Eingang Ua. Man soll die Spannungsverläufe an den Punkten b), c) und d) ergänzen.

 

Hinweise

  • 1. ist nicht schwer, wenn man es einmal durchdacht hat. Man benötigt nur die angegebenen Bauteile.
  • 2. Hierzu gibt es Muster in den früheren Protokollen. Am Besten, man überlegt sich selbst auch einmal, welchen Effekt der Tiefpass auf den Spannungsverlauf hat und wie sich am NAND-Gatter die Low- und High-Zustände überlagern.

 

Startseite
Impressum
©2003-2011 K. Schreiber & T. Hara
©2011-2012 K. & T. Hara